如今的電信系統、數據通信系統、復雜計算機系統等都依賴于高速串行數據傳輸，而前沿數字設計師們往往將系統能夠達到的性能極限施壓于銅材。隨著超過1Gbps的串行鏈路的增多，信號完整性問題開始暴露出來，針對這類高速通道的物理層進行信號完整性優化，會收到驚人的效果。如果采用合適的設計工具和設計方法，我們就能清楚地了解信號傳輸的基本原理。為了打破兆兆位的界限，網絡交換機和路由器中采用了一種先進的背板技術。這一成就部分得益于物理層元件中復雜的設計技術。設計過程的大部分時間都用在建模、仿真和測量驗證上，利用既具備時域分析能力也具備頻域分析能力的設計工具，我們可以將反射、串擾、阻抗失配和損耗這些復雜的現象均直觀地顯示出來。
　　如今，業界已經開發一個10Gbps以太網的背板標準，作為802.3ap標準的一部分。其目的是利用普通的銅背板，不依靠光介質，在線路卡間傳送10Gbps的以太網信號。為了達到高速數據傳輸目的，新的10Gbps串行信令方案的開發有了令人激動的進展，但最終的串行數據傳輸率上限很有可能受到物理層背板的信號完整性問題的限制。要想在整個背板上的芯片到芯片通道上全部實現一個阻抗受控的環境，需要設計人員十分小心謹慎，在這樣的通道中，背板連接器則起著十分重要的作用。
　　圖1是典型的高速背板互連系統，一個單板上的芯片驅動串行信號通過單板，連接器，背板，連接器和另一個單板，到達接收端芯片。這個高速信號路徑是典型的背板互連系統，現在業界通常的速率達到6.25Gbps，采樣10Gbps以太網的背板速度高達10.3125Gbps，仿真，設計和驗證都是非常復雜。

圖1 典型的高速背板互連系統

　　高速背板互連測試概述
　　數字通信系統在較低的信號速率時，這些互連的電長度很短，驅動器和接收機一般是導致信號完整性問題的最主要因素。但隨著時鐘速率、總線速率及鏈路速率突破每秒千兆大關，物理層特性測試正變得日益關鍵。時域分析一般用來描述這些物理層結構的特征，但通常情況下，設計人員在測試時往往只考慮器件工作在其被期望的工作模式上時的情況。為了獲得一個完整的時域信息，必須要測試反射和傳輸（TDR和TDT）中的階躍和脈沖相應。為了全面描述物理層結構的特征，還必須進行頻域分析。S參數模型說明了這些數字電路結構所展示出來的模擬特點包括：不連續點反射、頻率相關損耗、串擾和EMI等性能。為使設備性能符合標準，眼圖增加了重要的統計分析功能。為利用全面特性檢定技術改善仿真能力，可以采用基于測試結果的S參數或RLCG模型提取技術。
　　隨著在多種工作模式下進行數字和模擬綜合分析（時域和頻域）變得越來越重要，要完成這些測試功能，通常需要使用多種測試儀表，同時操作多種儀表正變得越來越困難。物理層測試系統PLTS是為了解決這種困難而設計的。它使用已獲專利的變換算法，自動地在頻域和時域里表示在所有可能的工作模式（單端、差分、共模和模式轉換）下所得到的前向和后向、傳輸和反射的測試數據。強大的虛擬碼型發生器功能可以把用戶定義的二進制序列應用到被測的數據上，形成仿真的眼圖，也可進行模板測試。同時，可以提取高精度的RLCG模型，用來提高建模的仿真的精度。
　　為了表征高速背板的實際信號傳輸性能，還需要進行背板的有源測試和分析。測試時在背板的輸入端加載串行數據（分別加載理想的，帶抖動的，帶預加重的，可以調節信號速率），在背板的輸出端用示波器測試串行數據經過背板傳輸后的結果，從而可以分析出背板對信號的影響，也可以測試出被測背板最高可以傳輸多高信號速率的串行數據。當進行背板的有源測試時，需要一臺能夠產生不同速率串行數據的碼型發生器或誤碼儀，除了速率可調外，要能夠產生小抖動、快上升時間的理想碼型，要能夠產生帶各種抖動成分的抖動碼型，要能夠產生帶預加重的預加重碼型等。

　　高速背板無源測試和分析：時域分析和頻域分析
　　高速背板無源測試和分析的連接圖示如圖2所示。對于3.125Gbps以上的高速背板測試，建議使用矢量網絡分析儀VNA代替時域反射計TDR。矢量網絡分析儀具有更高的測試精度（VNA動態范圍可達：80dB以上，而TDR一般只有：40dB），更快的測試速度（校準速度：VNA支持電子校準件，校準速度快，精度高，TDR不能支持電子校準件，校準速度非常慢；測試速度：VNA一次測量即可，不用做平均，TDR需要多次測量做平均以改善低噪聲）。VNA測試后需要轉換成時域參數（TDR參數），TDR測量后需要轉換成頻域參數（S參數），以從多個角度測量高速背板。

圖2 高速背板無源測試連接圖示

　　儀器測量得到單端S參數之后，還需要將他們轉換為平衡的S參數，才能體現差分設備的性能。當被測設備具備線性無源的結構時，這種特殊條件就使得從單端S參數到平衡S參數的數學轉換成為可能。PCB跡線、背板、電纜、連接器、IC封裝和其他的互連結構都屬于線性無源結構。根據線性疊加理論，將圖3左邊矩陣中所有的單端S參數處理并映射到右邊矩陣中的差分S參數，然后根據這些差分S參數就能深入研究差分設備的性能，包括設備對EMI的易感性和EMI輻射大小。
　　在考察設備性能時，差分損耗SDD21通常更為直觀。SDD21是差分信號通過設備時的頻率響應。當頻率較低時，微孔和標準通孔的性能相近。但當頻率較高時，微孔結構對信號的衰減明顯小于標準通孔。這就意味著微孔的通道結構使得高頻信號通過時不會被嚴重衰減，其結果必然導致眼圖張得更開。而標準通孔在高頻時，其衰減要大于微孔。
　　第二組曲線可能直觀性稍差，但它對我們的分析同樣重要。差分反射損耗（SDD11）所描述的是每個結構中在不同頻率下產生的反射的大小。同樣，兩種通孔結構的低頻響應十分類似。但在12GHz 到 20 GHz的頻率上，標準通孔的反射要高于微孔。反射是由于對阻抗環境的控制不佳造成的，反射零點之間的距離與結構中諧振腔之間的距離有關。在標準通孔中，反射零點之間的距離與通孔根的長度有關。

圖3 高速背板互連的頻域參數（S參數）和時域參數（TDR參數）表征

　　物理層測試系統
　　高速背板互連的時域和頻域綜合分析變得越來越重要，如果單一測試解決方案能夠全面描述差分高速數字互連的特性，那么就能夠更好的滿足實際使用的需求。物理層測試系統PLTS就是為這一目的而設計的。PLTS軟件能夠引導使用者完成硬件的設置和校準，控制數據采集，使用已獲專利的變換算法自動地在頻域和時域表示在所有可能的互連工作模式（單端、差分、共模和模式轉換）下所得到的前向和后向、傳輸和反射的測試數據。PLTS軟件強大的虛擬碼型發生器功能可以把用戶定義的二進制序列應用到被測的數據上，形成模擬的眼圖，直觀評估互連的好壞。PLTS軟件還可以提取高精度的RLCG模型，用來提高建模和系統仿真的精度。
　　PLTS可以基于TDR或VNA硬件平臺，主要不同之處是性能，基于VNA提供更高的帶寬選擇、更高的幅度和相位精度和穩定度、更高動態范圍（信噪比）和先進的校準（糾錯）技術。如果在測試時非常關注測試結果的精度和可重復性，需要選擇VNA。
　　時域分析：使用者通常從混合模式時域開始使用PLTS。開始時，PLTS將顯示16種參數的小圖，表示四種互連工作模式：差分、共模及兩種模式轉換類型（共模激勵下的差分響應，差分激勵下的共模響應）。在任何小圖上雙擊鼠標，將把選擇的參數擴大到全屏，以進行進一步分析。
　　頻域分析：使用者可以點擊選項開始混合模式頻域分析，同樣出現16種參數的小圖，同樣表示四種互連工作模式下的參數，只是是頻域參數，雙擊擴展到全屏可以進一步分析。
　　眼圖仿真：通過使用內置數字碼型發生器功能，使用者可以定義虛擬碼型（最寬：232-1位）。然后，PLTS把所選擇的碼型和被測器件的脈沖響應卷積形成精確的基于測試結果的仿真眼圖。這消除了對硬件脈沖/碼型發生器的需求，靈活性強，可以進行大量的“如果發生了……，可能會產生怎樣的結果”的分析。在產生眼圖后，可以使用信號光標指示功能，進行典型的測量，如抖動，眼圖張開、上升時間和下降時間等。
　　RLCG模型提取：RLCG（電阻、電感、電容和電導）模型描述了無源傳輸線的等效電路模型。從互連測量的S參數中，PLTS技術R、L、C、G，復數傳播常數及復數特性阻抗，這提供了高度精確、基于測試結果的耦合傳輸線模型，可以導出導建模和仿真軟件中，如ADS、HSPICE等。

圖4 物理層測試系統PLTS從時域、頻域、眼圖和建模角度進行互連的高級測試和分析

　　高速背板有源測試分析：眼圖、抖動、碼間干擾和均衡
　　無源測試分析注重表征高速背板互連系統的電氣性能，是性能參數，但是對于這樣的性能參數到底能夠傳輸多高速率的信號，或設計的高速背板能否滿足目標信號傳輸的要求，還是沒法直觀的測試出來，所以還需要進行有源測試。圖5是高速背板有源測試的連接圖示。使用一臺能夠增加各種抖動（RJ、DJ、ISI、PJ等）和預加重的碼型發生器產生需要的串行信號去激勵背板，信號通過背板后用示波器進行波形捕獲、測量和分析。其中，需要進行均衡分析，因為6.26Gbps～10Gbps的高速信號通過背板后，眼圖一般不能打開，需要使用示波器的均衡軟件，模擬接收芯片內的均衡器，以打開眼圖，然后測試眼圖參數。

圖5 高速背板有源測試連接圖示

　　抖動是高速信號性能的關鍵參數，不論用探頭做在線測試，或激勵響應測試，都需要關注抖動的參數，對于高速背板尤其需要關注碼間干擾ISI抖動成分。
　　一般這樣定義抖動：“信號的某特定時刻相對于其理想時間位置上的短期偏離為抖動”（參考：Bell Communications Research,Inc（Bellcore），“Synchrous Optical Network（SONET） Transport Systems：CommonGeneric Criteria，TR-253-CORE”，Issue 2，RevNo.1，December 1997），如圖6所示。其中快過10HZ的偏離定義為抖動（Jitter），漫過10Hz的偏離定義為漂移（Wander）。
　　隨著信號速率的不斷提高和對精度的越來越高要求，需要進行抖動成分的分離以更深入表征抖動特征和查找問題根源。一般按圖6進行抖動成分的分離。

圖6. 抖動成分分離圖

　　各個英文的中文翻譯是，TotalJitter（TJ）：總體抖動；Random Jitter（RJ）：隨機抖動；Deterministic Jitter（DJ）：確定性抖動；Data Dependent Jitter（DDJ）：數據相關抖動；Periodic Jitter（PJ）：周期性抖動；Inter-symbol Interference（ISI）：碼間干擾；Duty Cycle Distortion（DCD）：占空比失真；SubRateJitter（SRJ）：子速率抖動。
　　通過抖動的分離，一方面可以幫助我們判斷被測件DUT是否滿足設計或規范要求，另一方面可以幫助我們尋找問題根源，這就是抖動的溯源分析方法。圖7是抖動成因關系圖。

圖7 抖動成因關系圖

　　對于高速背板互連，主要需要關注：碼間干擾ISI。與數據流中的位序列相關的任何抖動都稱為數據相關抖動DDJ，其中的主要組成成分是ISI。ISI通常是由連接器、電纜、PCB傳輸線、背板等的不足的頻響（阻抗不連續和損耗的綜合結果）引起的。不足帶寬對數據序列強烈地執行低通濾波，由于濾波，波形沒到達完全的高狀態或低狀態，除非有同極性的多個位連續出現（注：輪流的 1、0、1、0、1、0 屬于高頻，因為每單位區間內，信號都發生電壓跳轉。連續的1或0，因為信號電壓一直維持固定，所以屬于低頻）。圖8所示的不同碼型通過低帶寬的傳輸系統后，增加了碼間干擾ISI抖動成分。

圖8 低帶寬的互連（如高速背板）產生碼間干擾ISI

　　因為6.25Gbps到10Gbps的信號通過背板傳輸后，眼圖處于封閉狀態，需要使用均衡軟件仿真芯片均衡特征以打開眼圖再進行參數測量和分析?，F在的采樣示波器和實時示波器都支持均衡功能，一般支持判決反饋均衡DFE和線性前向均衡LFE?？梢栽谲浖镞x擇抽頭的數量，可以輸入抽頭的數值，亦可以自動獲得抽頭的數值（相當于自適應性均衡），如圖9所示。均衡后可以方便測量眼圖，抖動等參數。

圖9 均衡器改善信號質量（右圖藍色部分為均衡前，紅色眼圖為均衡后）

　　總結
　　信號完整性設計測試技術的進步為設計數據率高達10Gbps的高速背板創造了很多機會，但要想實現這一目標，設計人員必須對差分傳輸線效應和物理結構對信號完整性的影響有一定了解。有多種PCB結構都能幫助提高數據流量，條件是在高速串行鏈路內正確地實現他們。今天的高速數字設計工程師必須著眼于未來，采用先進的仿真、設計、測試和分析工具，才能繼續保持電信系統、數據通信系統和復雜計算機系統的快速發展步伐。對于這種高速背板互連的測試，需要從時域、頻域角度進行無源測量，也要從眼圖、抖動、均衡角度進行有源測量，總體上是比較復雜的。